日時：6月2日（月）13：30〜16：30
日本機械学会会議室での対面開催 ＆ Cisco Web ex によるネット配信．
プログラム
１. 今後の計算機ハードウェア技術動向とSX-Aurora TSUBASAにおけるOSSと利用環境整備の取り組み （13：30〜14：30）
萩原 孝 （日本電気株式会社）
HPC/AIの増大する計算需要を支えるプロセッサ（CPU/アクセラレータ）の
今後の技術動向とベクトル型アクセラレータを搭載した
SX-Aurora TSUBASAの概要、およびCAE関連OSSの利用環境整備の取り組みを紹介する．
２. 次世代半導体パッケージ評価コンソーシアム“JOINT2”の取り組み （14：30〜15：30）
加藤 禎明 （株式会社レゾナック）
更なる高速、高機能、高集積に向けて多種多様なパッケージ構造の開発が進む中で、お客様の労力を低減するために、質の高い
材料を含めたトータルソリューションを提案することが益々重要となる。それを実現するためには、お客様と同等の製造設備を
用いて性能が評価、検証された材料、装置、部材を提供することが必要である。本講演では、お客様やパートナー各社との協業に
よるオープンイノベーションの場として設立したパッケージングソリューションセンタの概要やコンセプト、更には2021年に
新たに設立した次世代半導体パッケージ実装技術開発のためのコンソーシアムJOINT2と今後の展望について紹介する。
３. パッケージ内部の鋭い3次元接合角部からのき裂進展方向の予測 （15：30〜16：30）
池田 徹 （鹿児島大学）
樹脂などで封止された電子パッケージなどでは，チップや基板と樹脂の界面からのはく離が問題となる．この界面からの
はく離は，
チップや基板の３次元角部から生じることが多い．そこで，この電子パッケージ中のチップや基板の３次元角部
周りの特性応力場の
応力拡大係数の方向による変化を調べることができれば，ある程度，き裂の進展傾向が予測できると
考えられる．我々のグループでは，
異種材の鋭い３次元角部周りの応力拡大係数の定義とその解析方法を開発しているが，
この手法を用いて，電子パッケージ内部の鋭い
３次元角部周りの方向による応力拡大係数の分布を解析し，き裂の進展方向を
予測するアイデアを紹介する．
【見学申込】
見学をご希望の方は，
---------------------------------------------
・ご所属
・ご芳名
・連絡先（メールアドレス）
---------------------------------------------
をRC294幹事・小金丸（koganemaru(at)mech.kagoshima-u.ac.jp）までご連絡ください。(at)を@に変えてご送信下さい．
研究会への参加をご検討いただくため，１回に限り，無料で見学していただけます．